DIALOG(R)File 347:JAPIO

(c) 2001 JPO & JAPIO. All rts. reserv.

03235332

Image available

MANUFACTURE OF SEMICONDUCTOR DEVICE

PUB. NO.:

02-210832 [JP 2210832 A]

PUBLISHED:

August 22, 1990 (19900822)

INVENTOR(s): TOBE YOSHIKIYO

APPLICANT(s): OKI ELECTRIC IND CO LTD [000029] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.:

01-029596 [JP 8929596]

FILED:

February 10, 1989 (19890210)

INTL CLASS:

[5] H01L-021/3205; H01L-021/302; H01L-029/784 JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JOURNAL:

Section: E, Section No. 998, Vol. 14, No. 507, Pg. 86,

November 06, 1990 (19901106)

ABSTRACT

PURPOSE: To enable the taper etching of a first gate by etching the first gate by using a bell-jar form insulating film formed by utilizing thermal fluidity, as a mask.

CONSTITUTION: On a P-type silicon substrate (100) 1, a thick field oxide film 2, a gate oxide film 3, and a first polysilicon 4a are selectively formed; after that, PSG(phosphosilicate glass) 8 whose P concentration is about 12wt.% is grown and selectively etched and eliminated. When the PSG 8 is annealed in an N(sub 2) atmosphere, it exhibits fluidity and turns to a bell-jar shape. By using this PSG 8 as a mask, a first gate of the first polysilicon 4a is etched. In this case, etching is performed under the condition where the etching rate of the first polysilicon 4a is larger than that of the PSG 8. Thereby, the shape of the first gate of the first polysilicon 4a is influenced by the ball-jar shape of the PSG 8 and formed in a taper shape.

DIALOG(R)File 352:Derwent WPI

(c) 2001 Derwent Info Ltd. All rts. reserv.

008413455

Image available

WPI Acc No: 1990-300456/199040

Semiconductor device mfr. - by etching 1st gate using bell-shaped

insulating film to obtain taper preventing notch and bridge at conductive

layer NoAbstract Dwg 2/2

Patent Assignee: OKI ELECTRIC IND CO LTD (OKID)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date

JP 2210832 A 19900822 JP 8929596 A 19890210 199040 B

Priority Applications (No Type Date): JP 8929596 A 19890210

Title Terms: SEMICONDUCTOR; DEVICE; MANUFACTURE: ETCH: GATE; BELL; SHAPE;INSULATE; FILM; OBTAIN; TAPER; PREVENT: NOTCH; BRIDGE;

Week

CONDUCTING; LAYER; NOABSTRACT

Derwent Class: L03; U11; U12

International Patent Class (Additional): H01L-021/32; H01L-029/78

File Segment: CPI; EPI

⑩日本国特許庁(JP)

⑪ 特許出願公開

◎ 公開特許公報(A) 平2-210832

@Int.Cl.3

識別配号

庁内整理番号

每公開 平成 2年(1990) 8月22日

H 01 L 21/320

21/3205 21/302 29/784

L 8223-5F

6810-5F H 01 L 21/88 8422-5F 29/78

301 G

審査請求 未請求 請求項の数 1 (全4頁)

60発明の名称

半導体装置の製造方法

郊特 頤 平1-29596

②出 頭 平1(1989)2月10日

砂発 明 者

戸部

喜 清

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

勿出 願 人 沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号

60代理人 弁理士 菊池 弘

明祖書

l. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

回半球体基板上にフィールド酸化膜を選択的に 形成後ゲート機構膜および第1 ボリシリコンによる第1 ゲートを形成する工程と、

四上記集(ゲード上に粘性、波動性のある機能 腹を形成してパターニング後勤処理による流動現 まを利用してこの地縁酸を釣り触形状にする工程 ト

(C)上記的り始形状の絶縁膜をマスクとして上記 第1ゲートをエッチングしてテーパ状に形成した 後上層に絶縁膜を形成する工程と、

よりなる平準体装置の製造方法。

3. 発明の辞細な説明

(産業上の利用分野)

この発明は、 に配線器の暗開絶縁度の平坦化を期するようにした半導体施置の製造方法に関するものである。

(提来の技術)

第2図は従来のMOS型トランジスタの製造方法を説明するための側面図である。この第2図において、まず、シリコン基板1の表面部にLOCOS法により厚いフィールド酸化酸2を選択的に形成し、素子分離を行なう。

次に、ゲート総経膜となる違いゲート酸化膿3を形成し、さらに全面にゲート電極を形成するためのポリシリコンを形成し、PoCI。を拡散減としてリンをドーブして浮電性を持たせる。

次に、第1ゲートホトリソと異方性エッチング を行い、ゲート電極メを形成する。

次に、ソース、ドレイン5を形成するため、上 記ゲート電極4をマスクとしてシリコン基級1に イオン注入を行ない、ソース、ドレイン5を形成 する。

次に、\$10。膜を全間に形成して絶 膜 6 を作る。 その上にアルミを全国に形成した後、第 2 ゲート ホトリンと異方性エッチングを行い、第 2 ゲート 7 を形成する。

(発明が解決しようとする課題)

しかしながら、上記の従来のMOS型トランジスタの製造方法では、第1ゲートの部分で、地級 譲6にオーベーハング形状の改造ができ、そ 上層に形成される第2ゲート7をバターニングする 際、ホトリンについてノッチやブリッジが発生するおそれがある。

また、絶縁調 6 のくびれの部分に第 2 ゲート 7 の配線材料が残り、第 2 ゲート 7 がショートして不良になる可能性がある。

上記問題点を解決する手段として、絶縁膜 6 に BPS G などの流動性の観を用い、高温でグラス フロー (Glass flow) をして平坦化をする方法が あるが、ソース、ドレイン 5 形成後に高温の熱処 理を行なうため、ソース、ドレイン 5 が拡散し、 ショートチャンネル化や、ソース、ドレイン接合 が遅くなるなどの問題点がある。

この発明は、 終紀従来技術が持っている 間 理点のうち、他嫌疑の 及差部における 第 2 ゲートの配線パターニング時のノッチ、ブリッジが発生する

例について関節に基づき設明する。第1回向ない し第1回位はその一実施例の工程新置図である。 この第1回向ないし第1回位において、第2回と 同一機能を呈する部分は第2回と同一符号を付し て述べる。

まず、第1回向に示すように、半導体基板としてP型シリコン基板(100) 1上に選択的に厚いフィールド酸化酸 2、ゲート酸化酸 3、第1ポリシリコン 4 a を約3000人形成した後、この第1ポリシリコン 4 a に対しPoCts を拡散液としてリンをドープして導電性を持たせる。

次に、P補度 1 2 mtがぐらいのPSG (Phosphos) licate Slace) 8 を2000人投資させる。

次に、通常のホトリングラフィ、エッチング技術を用い、このPSG8を選択的にエッチング放法し、レジストを踏去することにより第1団似のごとく構造を得る。

次に、1000でのN。 雰囲気中でアニールを行なうと、第1回向のごとく、 P S G 8 は流動現象を起こし、中心部の高さが約4000人程度の約り輸型

点と、地級数のくびれによる配線ショートの問題 点について解決した半導体装置の製造方法を提供 するものである。

(課題を解決するための手段)

この発明は、半導体装置の製造方法において、 第1ゲート上に粘液動性を利用して約り値状の絶 経験を形成する工程と、この逸縁膜をマスクとし て第1ゲートをエッチングしてこの第1ゲートに チーパをつけることにより、上層絶縁膜を平坦化 させる工程とを導入したものである。

(作用)

この発明によれば、半導体装置の製造方法において、以上のような工程を導入したので、第1ゲート上に釣り雑状の絶縁繋を熱波動性を利用して形成し、この釣り雑状の絶縁酸をマスクとして第1ゲートをテーパ状にエッチングすることになり、第1ゲート上に形成される絶縁膜が清らかになり、したがって、創記問題点を除去できるものである。(実施例)

以下、この発明の半導体製造の製造方法の実施

となる.

次に、第1回口に示すようにこのPSG8をマスクとして第1ポリシリコン 4 a による第1ゲートをエッチングする。 なお、この酸、PSG8より第1ポリシリコン 4 a のエッチングとれるように、第1ポリシリコン 4 a のエッチングレートはPSG8のエッチングレートより大きい 条件でエッチングを行なう(ただし選択比を十分取る必要はない)。

したがって、このエッチングの数、マスクとなるPSG8もエッチングを被り、第1ポリシリコンミュのエッチングの終点においては、第1回(c)のごとく構造となる。

なお、第1ポリシリコン 4 a による第1ゲートの形状はマスクである P S G 8 の的り論型が影響して、テーパ状に形成される。

次に、第1ボリシリコン4aによる第1ゲート 上に残ったPSGH8をHPで除去した後に、第 1ボリシリコン4aによる第1ゲートをマスクと して、磁素イオンをp型シリコン高級1に仕入す ることにより、 n・ 不能物によるソースドレイン 5 を感収する。

次に、第1回句に示すように、地域関6として、 C V D 法によりSio。膜5000人を形成する。

次に、配線用 AL 7 をスパッタ法により 5000 A 悪君した後、通常のホトリングラフィ・エッチング 技術を用いて、この配線用 AL 7 を除去する。かく して、第 1 図似のごとく構造を得る。

なお、この配線用ALTは低度方向へのパターニングであるため、第1回切上には配線用ALTの形状に変化はないように見える。

また、第 L 図 (C) では、 P S G B が残った状態であるが、 最終ポリシリコンゲート 残談庫になるようにさえすれば、 P S G 酸 B がすべてエッチング 飲去され、 第 L ポリシリコン 4 a の一部 (P S G 8 の下) がエッチングされてもかまわない。

さらに、上記実施例では、絶縁頭として、PSG8を用いた場合を例示したが、この絶縁酸はPSG8に限定されるものではなく、 粘性流動を起こすものであれば、PSG以外の材料でもよい。

面図、 第 2 図は従来の半導体装置の製造方法を設明するための新面図である。

1 … p型シリコン基板、 2 … フィールド酸化酸、 3 … ゲート酸化酶、 4 ュー第 1 ポ サ シリ コン、 5 … ソース、 ドレイン、 6 … 地線膜、 7 … 配線用 M、 8 … P S G 膜。

(発明の効果)


以上、詳細に説明したように、この発明によれば、第1ゲート エッチングを、熱流動性を利用して形成した的り触形状の無縁酸をマスクとしてエッチングするようにしたので、第1ゲートがテーパエッチされ、その上層に形成される処様酸が滑らかに形成される。

したがって、上記地経験上に形成される事電性 臓をパターニングする際ノッチ・ブリッジの発生 が抑制されるとともに、絶経数のくびれがないた め、毒電性液がエッチングの数くびれに残りパタ ーニングされた配線がこのくびれに残った配線材 料でショートすることはない。

また、絶縁膜を平現化して形成できるため、グラスフロー工程の省略またはグラスフロー温度の低温化、時間短縮が可認となり、トランジスタ特性への影響も小さい。


4. 図面の簡単な説明


第1回回ない し第1回回 はこの発明の半導体装置の製造方法の一実施例を説明するための工程所



従来のMOS型トランジスタの製造方法の断面図 第 2 図

特別平2-210832(4)





1:P型シリコン基体 2:7mmド酸化膜 3:7mト酸化膜 4:多1ポリリコン 6:技術展 7:乾燥度/A 8:P3Q

本宏明。工程对面团 第 1 团